# KOREAN INTELLECTUAL PROPERTY OFFICE

# KOREAN PATENT ABSTRACTS

(11)Publication number:

1020030027180 A

(43) Date of publication of application: 07.04.2003

(21)Application number:

1020010056830

(71)Applicant:

HYNIX SEMICONDUCTOR

INC.

(22)Date of filing:

14.09.2001

(72)Inventor:

LEE, GI JEONG OH, JONG HYEOK

(51)Int. CI

H01L 27/108

(54) SEMICONDUCTOR DEVICE HAVING HIGH DIELECTRIC LAYER AND FABRICATING METHOD THEREOF

(57) Abstract:

PURPOSE: A semiconductor device having a high dielectric layer is provided to guarantee sufficiently high capacitance regardless of a reduced unit cell area by controlling a low dielectric oxide layer on an interface between a lower electrode and a dielectric layer so that the thickness of an effective oxide layer becomes lower than that of NO or Ta2O5.

CONSTITUTION: The first dielectric layer contains aluminum. The second dielectric layer has a dielectric constant larger than that of the first dielectric layer, stacked on the first dielectric layer.

layer is at least one of a tantalum-containing oxide, a perovskite oxide or a composition thereof.

The first dielectric layer is Al2O3(63a). The second dielectric

COPYRIGHT KIPO 2003

Legal Status

Date of final disposal of an application (20031230) Patent registration number (1004155380000)

Date of registration (20040106)

특 2003-0027180

# (19) 대한민국특허청(KB) (12) 공개특허공보(A)

(51) Int. Ci.<sup>7</sup> H01L *2*7/108 (11) 공개번호 특2003-0027180 (43) 공개일자 2003년04월07일

(21) 출원번호	10-2001-0056830
(22). 출원일자	2001년 09월 14일
(71) 출원인	주식회사 하이닉스반도체
	경기 이천시 부발을 아미리 산136-1
((72) 발명자	미기정
	서울특별시송파구석촌동270-2
	오종혁
	경기도여주군가남면가남마을아파트101-803
(74) 대리인	특허법인 신성
ALLIES OLD	

실사경구 : 있음

# (54) 고유전막을 구비한 반도체소자 및 그 제조 방법

#### $\mathcal{R}^{2}$

본 발명은 고집적 반도체, 소자에서 요구되는 총전 용량을 충분히 확보하면서 막내 불순물 잔류에 따른 누설전류특성 및 유전특성 열화를 방지하도록 한 반도체소자 및 그 제조 방법에 관한 것으로, 이를 위한 본 발명의 캐패시터는 모두 페로브스카이트 구조를 갖고 공유결합된 제1유전막(AL-Q)과 유전율이 큰 제2유전막 (TaON, TaOs, BST((Ba,Sr)T(Q)))이 적충된 유전막을 구비하므로써, 제1유전막이 제2유전막 증착후 이루어지는 열처리 과정에서 산소가 전국으로 확산하는 것을 방지하여 전국과 유전막의 계면에서 저유전산화총의 형성을 억제하므로 유효산화막 두께(Tox)를 낮출 수 있어 반도체 소자의 고집적화에 따른 단위 셀로면적 감소에도 불구하고 256세급 이상의 차세대 DRAM 제품에 필요한 25fF/ce) 이상의 높은 충전 용량값을 충분히 확보할 수 있다.

#### OHS.

58

# 412101

캐패시터, TaON, 고유전막, 유전율, 산소, 저유전산화총, 누설전류

# BAIH

#### 도면의 견문화 설명

- 도 1은 종래기술의 제1예에 따른 적총형 캐패시터를 도시한 도면,
- 도 2는 종래기술의 제2예에 따른 실린더형 캐패시터를 도시한 도면,
- '도'3은 본 발명의 제1실시에에 따른 ALQ/TaON의 유전막을 구비한 반도체소자의 구조 단면도,
- 도 4는 도 3에 도시된 반도체소자의 제조 방법을 설명하기 위한 공정 흐름도.
- '도 5는 본 발명의 제2실시에에 따른 Al-Q./TaON의 유전막을 구비한 적흥형 캐패시터의 제1예를 도시한 구 '초:단면도,
- 도 6는 본 발명의 제2실시에에 따른 A) 0./Ta0N의 유전막을 구비한 적흥형 캐패시터의 제2예를 도시한 구조 단면도.
- 도 7은 본 발명의 제3실시예에 따른 Al-CL/TaON의 유전막을 구비한 실린더형캐패시터의 제1예를 도시한 구조 단면도,
- 도 8은 본 발명의 제3실시에에 따른 A1.Q./TaON의 유전막을 구비한 실린더청캐패시터의 제2예를 도시한 구

조 단면도,

도 9는 본 발명의 제 2, 3 실시에에 따른 캐패시터의 제조 방법을 설명하기 위한 공정 흐름도..

용도면의 주요 부분에 대한 분호의 설명·

-61 : 제1전국

61a : 요철

`62 : 질화막

63a : Al O.

63b : TaON

64 : 제 2전극

#### 발명의 상세관 설명

#### 壁图의 목적

# 발명이 속하는 기술분야 및 그 분야의 중래기술

[본 발명은] 반도체소자에 관한 것으로, 특히 유천막을 구비하는 반도체조자 및 그 제조 방법에 관한 것이다.

일반적으로 반도체소자의 DRAM 및 로직의 게이트산화막으로 열(Thermally) 또는 급속열처리(Rapid thermally)에 의해 성장된 3100을 사용하고 있다. 소자의 디자인물이 감소함에 [따라 게이트산화막의 터널 링유효두께(Tunneling Effective thickness; Teff)는 310,의 터널링한계가 되는 25~30Å이하로 줄어드는 추세에 있으며, 0.1mm급 소자에서의 게이트산화막으로 25~30Å두께가 예상되나, 직접터널링 (Direct tunneling)에 의한 오프전류(Off-current)의 증가로 말미암이 소자의 동작에 악영향이 우려되며, 특히 메 무리소지의 경우 누설전류의 감소가 중요한 현안이다.

이를 금복하기 위하며 고유전물물질(High-k dielectric material)을 게이트산화막으로 채용하는 연구가 진행되고 있다. 이러한 고유전물 게이트산화막으로 캐패시터 스토리지(Capacitor storage)에 사용되던 TaiQ를 비롯한 TiO, AiQ, HtO、등을 이용하는 연구가 활발하다.

최근 마세화된 반도체 공정기술의 발달로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀면적이 크게 감소하고 있으며, 동작전입의 저전압화가 이루어지고 있다.

그러나: 기억속자의 통작에 필요한 총전용량은 셀면적 감소에도 불구하고, 소프트 에러의 발생과 리프레 성,시간의 단촉을 방지하기 위해서 25fF/셀 이상의 충분한 용량이 요구되고 있다.

[따라서, NO(Nitride/Oxide) 구조의 질화막을 유전막으로 사용하고 있는 캐패시터의 경우 표면적이 큰 반 구형 구조의 전국 표면을 갖는 3차원 형태의 전하저장전국을 사용하고 있으며, 그 높이도 점점 증가하고 있다.

한편, 캐패시터의 높이가 증가하게 되면 셀지역과 주변회로지역간에 발생되는 높이 차이로 인해 후속 노 광 공정시 초점심도가 확보되지 않아 배선공정후 집적공정에 악영향을 미치게 된다.

·결국, NO를 유전막으로 이용하는 캐패시터는 256M 이상의 차세대 메모리 제품에 필요한 충전용량을 확보 하는데 그 한계를 보이고 있다.

[따라서, 반도체 소자가 고집적회됨에 따라 충분한 정전용량을 확보하기 위해 캐패시터의 구조를 Sio., SiaN., NO에 비해 유전율이 큰 TayO., TiO., SrTiO., (Ba,Sr)TiO 등의 고유전물질에 대한 연구가 활발히 진행되고 있다.

·특히, 유전율(cc)이 (4:5만 NO(보다 탄탈룡산화막(Ta.O))은 비교적 유전율(c=25~27)이 높아 적용 가능성 이 높은 것으로 알려졌다.

도 1은 종래기술의 일에에 따른 캐패시터를 도시한 도면이다.

도 이에 도시된 비와 같이, 도우프트 폴리살리콘(Doped polysilicon)으로 이루어진 하부전국인 제1전국 (11), SIO/SI,N (또는 SIO/Ta-O )의 적층구조로 이루어진 유전막(12)과 도우프트 폴리살리콘으로 이루어 진 상부전국인 제2전국(13)을 포함한다.

여기서, 유전막(12)은 SiO 외에 SiON,를 포함하는 SiON/SiN(또는 SiON/Ta\_O;)으로 이루어진다.

고리고, 제1전국(11)과 제2전국(13)은 도우프드 폴리실리콘(Doped polysilicon; D-poly si) 및 도우프드 비정질실리콘(Doped amorphous silicon)과 같은 실리콘계 물질이거나, TiN, TaN, W, WN, WSI, Ru, RuOs, Ir, IrOs, Pt와 같은 금속계 물질을 포함한다.

그러나, 상출한 총래기술의 일에는 단순 적총 구조미므로 총전용량을 증가시키는데는 한계가 있다.

도 2는 총래기술의 다른 예에 따른 캐패시터를 도시한 도면이다.

도 20에 도시된 바와 같이, 도우프트 폴리실리콘을 포하하는 하부전국인 제1전국(H), SiO./Si,N.(또는 SiO./TieO.)의 적총구조로 이루어진 유전막(12)과 도우프트 폴리실리콘을 포함하는 상부전국인 제2전국

#### (13)을 포함한다.

[여기서, 유전막(12)은 SiQ 외에 SiQ N 를 포함하는 SiQ N / Si N (또는 SiQ N / Ta Q s)으로 미루어지고, 제1전 극(11)과 제2전극(13)은 도우프드 폴리실리콘(D-poly si) 및 도우프드 비정질실리콘과 같은 실리콘계 물 집이거나, TiN, TaN, W, WN, WSi , Ru, RuQ, Ir, IrQ, Pt와 같은 금속계 물질 및 금속산화물을 포함한다.

상술한 중래기술의 다른 예에서는, 실린더(cylinder) 구조를 기본으로 하는 이중 및 삼중 구조와 같은 다 양한 3차원 구조를 갖고, 반구형(Hemi Spherical Grain; HSG) 플리실리콘총(Ha)에 추가로 형성된 구조를 가져 제 전국의 표면적을 증대시키고 있다.

한편, 도 2의 도면부호 (10)은 제 1 전국(11)을 트랜지스터의 소소/드레인이거나, 소스/드레인에 접속시 키기 위한 플러그를 포함하는 접속총 (Interconnection)이다.

그러나, 'SiO\_/Si,N\_(또는 SiO,N\_/Si,N\_)는 충분한 충전용량 확보에 한계가 있다.

한편, 탄탈롭산화막(Taio,)은 불안정한 화학양론비(stoichlometry)를 갖고 있기 때문에 탄탈롭(Ta)과 산소 (O)의 조성비 차이에 기인한 산소 공공(Oxygen vacancy) 상태의 치환형 탄탈롭원자가 항상 국부적으로 박 막내에 존재할 수 밖에 없다.

특히, 이와 같은 산소 공공의 수는 성분들의 합량과 결합정도에 따라 다소의 차이는 있을 수 있지만, 완 전하게 제거할 수 있는 방법이 없는 것으로 알려져 있다.

:더욱이, 탄탈륨산화막은 상/하부전국으로 사용하고 있는 폴리실리콘 또는 TiN과의 산화반용성이 높아 박 막내에 존재하는 산소가 계면으로 이동하며 저유전 산화총을 형성하거나 계면의 군질성을 저하시키는 문 제가 있다.

·그리고, 박막·형성시 단탈룡산화막의 천구체인 Ta(OCH))의 유기물과 0 (또는 N.O)의 반응으로 인해서 막는 HIN 불수물인 단소원자(C), 단소회합물(CH., C.H.) 및 수분(H.O)도 함께 존재하게 된다.

결국, 탄탈률산화막내에 불순불로 존재하는 탄소원자, 이온(lon)과 라디칼(Radical)로 인해서 캐패시터의 누설전류가 증기하게 되고 유전특성이 열화되는 문제점을 내포하고 있다.

[[[라서, 이러한 막내 진류하는 불순물을 제거하기 위한 저온 열처리 공정을 진행해야만 하는 공정의 복잡성이 존재하는 문제점이 있다.

# 발명이 이루고자 하는 기술적 과제

본 발명은 싱기한 증래기술의 문제점을 해결하기 위해 안출한 것으로서, 고집적 반도체 소재에서 요구되는 충전 용량을 충분히 확보하면서 막내 불순물 잔류에 따른 누설전류특성 및 유전특성 열화를 방지하는 데 적합한 유전막을 구비하는 반도체소자 및 그 제조 방법을 제공하는데 그 목적이 있다.

#### 발명의 구성 및 작용

상기의 목적을 달성하기 위한 본 발명의 유전막은 알루미늄이 함유된 제1유전막, 상기 제1유전막상에 적총되며 상기 제1유전막보다 큰 유전율을 갖는 제2유전막을 포함함을 특징으로 하며, 상기 제1유전막은 Al-QDD고, 상기 제2유전막은 탄탈륨함유 산화물(TaON, Ta-Os) 및 페로브스카이트 산화물(BST)중에서 선택된 적대도 하나를 포함함을 특징으로 한다.

그리고, 본 발명의 반도체소자는 반도체기판, 상기 반도체기판상의 알루미늄이 함유된 제1게이트절연막, 상기 제1게이트절연막상에 적총되며 상기 제1게이트절연막보다 큰 유전율을 갖는 제2게이트절연막, 및 상 기 제2유전막상의 게이트전국을 포함함을 특징으로 한다.

그리고, 본 발명의 반도체소자의 제조 방법은 반도체기판상에 알루미늄이 할유된 제1게이트절면막을 형성하는 단계, 상기 제1게이트절면막상에 상기 제1게이트절면막보다 큰 유전율을 갖는 제2게이트절면막을 형성하는 단계, 및 상기 제2게이트절면막상에 게이트전극을 형성하는 단계를 포함함을 특징으로 한다.

그리고, 본 발명의 캐피시터는 표면에 요혈이 구비된 제1전국, 상기 제1전국상에 형성된 결소함유막, 상 기 결소함유막상의 알루미늄이 함유된 제1유전막, 상기 제1유전막상의 고유전율을 갖는 제2유전막, 및 상 기 유전막상의 제2전국을 포함함을 특징으로 한다.

그리고 / 본 발명의 개패시터의 제조 방법은 제1전국을 형성하는 단계, 성기 제1전국상에 알루미늄이 함유 된 제1유전막을 형성하는 단계, 상기 제1유전막상에 상기 제1유전막보다 유전율이 큰 제2유전막을 형성하는 단계, 및 상기 제2유전막상에 제2전국을 형성하는 단계을 포함함을 특징으로 한다.

또한, 본 발명의 캐패시터의 제조 방법은 제1전국을 형성하는 단계, 상기 제1전국의 표면에 요철을 형성하는 단계, 상기 요철이 형성된 제1전국의 표면을 질화처리하는 단계, 상기 질화처리된 상기 제1전국상에 Al3Q을 형성하는 단계, 상기 Al3Q을 열처리하는 단계, 상기 열처리된 Al3Q상에 TaON을 형성하는 단계, 상기 TaON을 열처리하는 단계, 및 상기 열처리된 TaON상에 제2전국을 형성하는 단계를 포함함을 특징으로 한다.

'이하, 본 발명이 속하는 기술분이에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시

할 수 있을 정도로 상세히 설명하기 위하며, 본 발명의 가장 비람직한 실시예를 첨부 도면을 참조하며 설 명하기로 한다.

도 3은 본 발명의 제 1 실시에에 따른 반도체소자를 도시한 도면이다.

٠.

-도 3에 도시된 바와 같이, 실리콘이 함유된 반도체기판(21), 및 반도체기판(21)상에 알루미늄이 함유된 -제1케이트산화막(22a)과 유전율이 높은 제2케이트산화막(22b)이 적총된 케이트산화막(22), 및 게이트산화 막(22)상의:케이트전극(23)을 포함한다.

[여기서, 제1게이트산화막(22a)은 유천율(ε)이 7이며 페로브스카이트 (perovskite) 구조(ABQ)을 가지면서 공유결합되어 있는 AL<sub>2</sub>Q, 이고, 제2게이트산화막 (22b)은 TaQN(ε=23~25), Ta<sub>2</sub>Q<sub>2</sub> (ε=25~27) 및 BST[(Ba,Sr)TiQ<sub>2</sub>)]('ε=200~400)로 이루어진 그룹중에서 선택되는 적어도 하나를 포함한다.

아울러, 제1에이트산화막(22a)의 두께는 제2에이트산화막(22b)에 비해 얇은데, 제1에이트산화막(22a)은 10Å~20Å의 두께를 갖고 제2에이트산화막(22b)은 50Å~100Å의 두께를 갖는다. 이러한 제1에이트산화막(22b)은 50Å~100Å의 두께를 갖는다. 이러한 제1에이트산화막(22a)은 제2에이트산화막(22b)로부터 산소가 확산되어 반도체기판(21) 표면에 저유전층이 형성되는 것을 방지하는 산소확산장벽층이다.

한편, 반도체기판(21)은 실리콘이 함유된 통상적인 반도체기판을 포함하며, 게이트전국(23)은 트랜지스터의 게이트전국으로 작용하는 모든 물질, 예컨대, 도우프드 폴리실리콘(D-poly si) 및 도우프드 비정질실리콘을 포함하는 실리콘계 물질, TiN, TaN, W, WN, Ru, Ir 및 Pt을 포함하는 금속 물질, Ru0,및 Ir0,를 포함하는 금속산화물 및 WSI를 포함한 실리사이드로 이루어진 그룹중에서 선택된 적어도 하나를 포함한다.

한편, 게이트전국(23)으로 TIN를 적용하는 경우, 구조적인 안정성을 확보하고 열적 또는 전기적 총격에 대해 TIN의 내구성을 향상시키기 위해 완충총으로 도우프트 폴리실리콘을 적총할 수 있다.

도면에 도시되고 않았지만, 제1게이트산화막(22a)과 반도체기판(21) 사이에 질소함유막을 더 구비하여 저 유전 산화총의 형성을 더욱 억제시킬 수 있다.

도 4는 도 3에 도시된 반도체소자의 제조 방법을 설명하기 위한 공정 흐름도이다.

도 4에 도시된 비와 같이, 실리콘이 합유된 반도체기판(21)의 표면상에 생성된 자연산화막(SiO:)을 제거하기 위해 표면처리 공장을 실시하기나 또는 자연산화막의 형성을 방지하고 혹속 AlsO, 중착과정에서 생성되는 자유전산화총 형성을 최소화하기 위해 반도체기판(21)의 표면을 질화처리한다(101)

먼저 표면처리 공장은. 인시튜(in-situ) 또는 엑시튜(ex-situ)에서 배기체 또는 배 용액과 같은 배 화합 물을 사용하여 미루어진다.

\*한편, HF 화합물을\*\*이용하여 도우프트 폴리실리콘을 표면처리하는 과정에서 HF 표면처리 전,후에 계면을 세정하거나 균일성을 향상시키기 위해 NH,OH 용액 또는 HSO, 용액 동의 화합물을 사용하여 계면처리공정 을 실시한다.

다음으로, 질화처리 공정은 저압 화학기상증착(LPCVD) 챔버에서 유전막 형성 전에 인시튜 또는 엑시튜로 플라즈마를 방전시켜 NH. 가스 또는 N./H. 가스 분위기에서 이루어지며, 이 때 웨이퍼의 온도는 300℃~ 500℃를 유지한다.

그리고, 질화처리 공정의 다른 예는 인시튜 또는 엑시튜 방식의 급속열처리(RTP)장치를 이용하여 750°C~ 950°C의 온도 및 NH, 가스 분위기에서 30초~120초동안 급속질화처리(Rapid Thermal Nitridation: RTN)하여 이루어지고, 질화처리 공정의 또다른 예는 전기로를 이용하여 500°C~1000°C의 온도 및 NH, 가스 분위기에서 이루어진다.

다음으로, 표면처리 또는 질화처리된 반도체기판(21)상에 제1게이트산화막 (22a)으로서 10A~20A의 ALO, 를 형성하는데(102), ALO, 는 AL 성분의 화학증기를 MFC와 같은 유량조절기를 통해 증발기 (evaportizer) 또는 증발판(evaporation tube)으로 공급된 일정량의 AL(0CH<sub>e</sub>), 용액을 150℃~300℃의 온도 범위내에서 증발시켜 얻는다. 이 때, 산소(0.)를 첨가한다.

한편, Al û 을 증착하기전에 인시튜 플라즈마를 사용하여 NO. 또는 0. 분위기에서 200°c~600°c에서 열차리 당에 탱글링본드(dang) ing. bond)에 기인한 구조적 결합(defect) 및 구조적 불균일성(homogene) ty)을 개선 당여 부설전류 특성을 향상시킨다.

다음으로, 혹속 TaON 증착후 진행되는 고온열공장에서 산화제(또는 활성산소)(0xldant)가 도우프드 폴리 실리콘쪽으로 확산하지 못하도록 하는 확산장벽역할을 하도록 800°c~950°c의 온도와 N, 또는 N,/0, 가스 분위기의 급속열처리(Rapid Thermal Process; RTP) 장치에서 30초~120초간 열처리하며 Al<sub>2</sub>0,의 결정화를 유도한다(103)

한편; ALQ의 결정화를 유도하기 위한 열공정은 전기로(Furnace)를 미용하여 700°c~800°c의 NO, N. 또는 N.70:가스 분위기에서 10분~30분동안 열처리하여도 동일한 효과를 얻을 수 있다.

다음으로, 결정화된 시[0]상에 제2게이트산화막(22b)으로서 TaON을 형성하는데(104), TaON은 300℃~600℃ 의 온도와 0.1∼5torr의 압력으로 유지된 저압 화화기상증확 챔버(Low Pressure Chemical Vapor Deposition chamber: 이하 'LPCVD 챔버'라 약칭함) 내에서 Ta 화합물 증기가스와 반응가스인 NH, 가스 (10sccm~1000sccm) 또는 0. 가스(Osccm~300sccm)를 MFC(Mass Flow Controller)를 통해 정량 공급하며 웨 이퍼 상에서 일어나는 표면화학반응을 통해 50Å~100Å 두께의 비정질상의 TeON을 형성한 후, TeON의 결정화를 유도하기 위한 고온 열광정을 실시한다(104).

٠.

٠..

여기서, Ta: 화합률 증기가스는 99:999%이상의 Ta(OCHa)a 또는 Ta(N(CHa))a)와 같은 유기금속화합물을 MFC와 같은 유량 조절기를 사용하여 150°C ~200°C의 온도로 유지되고 있는 증발기 또는 증발판에서 증발 시켜 생성하며, 이러한 증기 가스는 응축을 방지하기 위해 150°C ~200°C의 온도 범위를 항상 유지하는 공 급관을 따라 0.1~5torr의 압력을 유지하는 LPCVD 챔버내로 주입하며 TaON를 증확한다.

그리고, 비정질상의 TaON을 증착한 후 이루어지는 고온 열광정은 800℃~950℃의 온도와 N.O. N. 또는 N./O. 가스 분위기의 급속열처리(Rapid Thermal Process, RTP) 장치에서 30초~120초간 실시하는데, 이는 비정질 상태의 TaON의 결정화를 유도하여 유전율을 증가시킨다. 이 때, TaON내 잔류하는 불순물, 예킨대, CO., CO., H.O., CH., CH., 등이 제거된다.

전술한 결정화를 유도하기 위한 고온 열공정은 급속열처리장치외에 전기로(Furnace)를 미용하여 700℃~ 800℃의 NO; N. 또는 N/O 가스 분위기에서 10분~30분동안 열처리하여도 동일한 효과를 얻을 수 있다.

한편, TaON 및 ALO,을 중착하기 위한 중확법은 저압화학기상증확법(LPCVD)외에 원자총증확법(Atomic Layer Deposition: ALD)을 이용할 수 있다.

CH음으로, TaON상에 게이트전국(23)을 증착한다(106). 이 때, 게이트전국(23)은 저압화학기상증착법(Low Pressure CVD: LPCVD), 플라즈마화학기상증착법(Plasma Enhanced CVD: PECVD), 또는 고주파 자기 스퍼터 링법(RF-magnetic sputtering: RF-MS)에 의해 중착된다.

상술한 바와 같은 제1실시에는, 반도체기판상에 A10.를 형성하므로써 높은 유전율을 갖는 TaON이 유전율 이 낮은 810로 전이되는 것을 방지하여, 낮은 누설전류 수준을 유지할 수 있다.

그리고, Al-Q가 페로브스카이트구조를 갖기 때문에 기계적 강도가 커 높은 절연파괴전압을 얻을 수 있으며, 높은 유전율을 갖는 TaON을 이용하므로 소자동작에 필요한 충전용량을 충분히 확보할 수 있다.

도 5는 본 발명의 제 2 실시에에 따른 적출형 캐패시터의 제1예를 도시한 구조 단면도이다.

도 5에 도시된 비와 같이, 제1전국(31), 유전막(32), 제2전국(33)으로 이루어지며, 유전막(32)은 페로브 스카이트구조를 가짐녀서 공유결합된 제1유전막(32a)과 유전율이 큰 제2유전막(32b)을 이중으로 적충한 캐패시터의 유전막이다.

[여기서, 제]유천막(226)은 유천율(동)이 7이며 페로브스카이트 구조(ABC)를 가지면서 공유결합되며 있는 제[30이고: 제2유천막(226)은 TiON(동 =23~25). Tiou(동=25~27) 및 BST[(Ba)Sr)TiOu)](동=200~400)로 이 투어진 그룹총에서 선택된 적어도 하나를 포함한다.

[마율러, 제1유전막(22a)의 두께는 제2유전막(22b)에 비해 얇은데, 제1유전막(22a)은 10A~20A의 두께를 갖고 제2유전막(22b)은 50A~100A의 두께를 갖는다.

그리고, 하부전국인 제1전국(21)과 상부전국인 제2전국(23)은 도우프드 폴리실리콘(D-poly si) 및 도우프 드 비정질실리콘을 포함하는 실리콘계 물질, TiN, TaN, W, WN, Ru, Ir 및 Pt을 포함하는 금속 물질, Ru0, 및 IrO을 포함하는 금속산화물 및 WSi를 포함한 실리사이드로 이루어진 전국물질중에서 선택된 적어도 하나를 포함한다.

한편, 제2전극(23)으로 TIN을 적용하는 경우, 구조적인 안정성을 확보하고 열적 또는 전기적 충격에 대해 TIN의 내구성을 향상시키기 위해 완충층으로 도우프드 폴리실리콘을 적층할 수 있다.

도 6은 본 발명의 제 2 실시에에 따른 적충형 캐패시터의 제2예를 도시한 구조 단면도이다.

도 6에 도시된 바와 같이, 제1전극(41), 유전막(43), 제2전극(44)으로 이루어지며, 유전막(43)은 페로브 스카이트구조를 가지면서 공유결합된 제1유전막(43a)과 유전율이 큰 제2유전막(43b)을 이중으로 적총한 유전막이고, 제1전극(44)과 유전막(43)(특히 제1유전막)의 계면에 질화처리(Nitridation)에 의한 질화막 (42)이 구비된다.

[여기서, 질화막(42)은 제1전국(41) 표면의 지연산화막 생성을 방지하고 유전막의 중착과정에서 제1전국 (41)과 유전막(43)의 계면에 저유전산화총이 형성되는 것을 최소화하기 위한 산소확산장벽총의 역할을 하 대, 이러한 질화막(42)은 SiON SiN를 포함한다.

· 그라고, 제1유전막(436)은 유전율(co)이 7이며 페로브스카이트구조(ABO))를 가지면서 공유결합되어 있는 Al-Q 이고, 제2유전막(436)은 TaO)(co=23~25), Ta<sub>2</sub>O<sub>5</sub>(co=25~27), 및 BST((Ba)Sr) TiO, )](co=200~400)로 이루어진, 그룹중에서 선택된 적어도 하나를 포함한다.

이울러, 제1유전막(43a)의 두께는 제2유전막(43b)에 비해 얇은데, 제1유전막(43a)은 10A~20A의 두께를 갖고 제2유전막(43b)은 50A~100A의 두메를 갖는다.

그리고, 하부전국인 제1전국(41)과 상부전국인 제2전국(44)은 도우프드 폴리실리콘 및 도우프드 비정질실 리콘과 같은 실리콘계 물질, TiN, TaN, W, WN, Ru, Ir 및 Pt을 포함하는 금속 물질, RuO, 및 IrO,를 포함 하는 금속산화물 및 WSi를 포함한 실리사이드로 이루어진 전국물질중에서 선택된 적어도 하나를 포함한다.

상술한 제2실시예에서, 제1유전막인 ALO 는 페로브스카이트 구조를 가지면서 공유결합되어 있으므로 구조적으로 매우 안정된 결정화된 박막이다. 따라서 후속 제2유전막의 열처리과정에서 활성산소가 제2유전막

을 뚫고 이래로 확신하는 것을 방지하는 확산장벽(Diffusion barrier) 역할을 하므로 하부전국인 제1전국과의 계면에서 저유전 산화층이 형성되는 것을 방지한다.

(특히, 제2실시예에서, 집회처리막이 더 구비되므로써 제1전극과 유전막의 계면에서 산소확산에 의한 저유 전 산화총 형성이 더욱 억제된다.

.마율러, 제1.및 제2실시예는 고유전율을 갖는 제2유전막과 저유전산화용 형성을 의제하는 제1유전막을 구 비하므로 유효산화막 두께(Tox)를 30Å 이하로 조절가능하며 충전용량을 충분히 확보하고, 누설전류 특성 이 우수하다.

도 7은 본 발명의 제 3 실시에에 따른 실린더형 캐패시터의 제1예를 도시한 구조 단면도이다.

도 7에 도시된 바와 같이, 트랜지스터의 소스/드레인, 또는 소스/드레인에 접속시키기 위한 플러그를 포할하는 접속총(interconnection)(50)상에 그 표면에 요철(51a)이 구비된 실린더형 제1전국(51), 제1전국(51)상의 적총구조의 유전막(52), 유전막(52)상의 제2전국(53)으로 이루어지며, 유전막(52)은 기계적강도가 큰 제1유전막(52a)과 유전율이 큰 제2유전막(52b)을 이중으로 적총한 캐패시터의 유전막이다.

:여기서, 제1유전막(52a)은 유전율(e)이 7이며 페로브스카이트 구조(ABO,)를 가지면서 공유결합된 ALQ이 고, 제2유전막(52b)은 TaON(e=23~25); TaO(e=25~27) 및 BST[(Ba,Sr)TiO,)](e=200~400)로 이루머진 그룹중에서 선택된 적어도 하나를 포함한다.

:O)올러, 제1유전막(52&)의 두께는 제2유전막(52b)에 비해 얇은데, 제1유전막(52&)은 10Å ~20Å의 두께를 '갖고 제2유전막(52b)은 50Å~100Å의 두께를 갖는다.

그리고, 하부전국인 제 전국(5) 과 상부전국인 제2전국(53)은 도우프트 폴리실리콘(0-poly si) 및 도우프트 테성질실리콘을 포함하는 실리콘계 물질, TiN, TaN, W, WN, RD, Ir 및 Pt을 포함하는 금속 물질, RDO-및 IrO,를 포함하는 금속산화물 및 WSI을 포함한 실리사이드로 이루어진 전국물질중에서 선택된 적어도 하나를 포함한다.

한편, 제2전국(53)으로 TIN을 적용하는 경우, 구조적인 안정성을 확보하고 열적 또는 전기적 충격에 대해 TIN의 내구성을 향상시키기 위해 완충층으로 도우프드 폴리실리콘을 적충할 수 있다.

상술한: 제1전국(51)은 실린더(cylinder) 구조를 기본으로 하는 이중 및 심중 구조와 같은 다양한 3차원 구조를 갖거나, 반구형(HSB) 폴리실리콘총과 같은 요철(51a)이 추가로 형성된 구조를 가져 제1전국(51)의 표면적을 충분히 증대시키므로 충전용량을 충분히 확보할 수 있다.

도 8은 본 발명의 제 3,실시에에 따른 실린더형 캐패시터의 제2예를 도시한 구조 단면도이다.

도 8에 도시된 비와 같이, 트랜지스터의 소스/드레인, 또는 소스/드레인에 접속시키기 위한 플러그를 포함하는 접속총(60)상에 그 표면에 요촬(618)이 구비된 실린더형 제1전국(61), 제1전국(61)상의 적홍구조의 유전막(63), 유전막(63)상의 제2전국(64)으로 이루어지며, 유전막(63)은 기계적강도가 큰 제1유전막(53a)과 유전율이 큰 제2유전막(53b)을 이중으로 적총한 캐패시터의 유전막이고, 제1전국(61)과 유전막(63)의 계면에 질화처리에 의한 질화막(62)이 구비된다.

여기서, 질화막(62)은 제1전극(61) 표면의 자연산화막 생성을 방지하고 유전막의 중착과정에서 제1전국 (61)과 유전막(63)의 계면에 저유전산화총이 항성되는 것을 최소화하기 위한 산소확산장벽총의 역할을 한 다.

그리고, 제1유전막(63a)은 유전율( $\epsilon$ )이 7이며 페로브스카이트 구조( $ABO_\epsilon$ )를 가지면서 공유결합된  $AI \cup OI$ 고, 제2유전막(63b)은  $TaON(\epsilon=23\sim25)$ ,  $Ta_\epsilon O_\epsilon(\epsilon=25\sim27)$  및  $BST[(Ba,Sr)TiO_\epsilon)](\epsilon=200\sim400)로 미루어진 그룹중에서 선택되는 적어도 하나를 포함한다.$ 

마울러, 제1유전막(63a)의 두메는 제2유전막(63b)에 비해 얇은데, 제1유전막(63a)은 10초~20초의 두메를 갖고 제2유전막(63b)은 50초~100초의 두메를 갖는다.

:그리고, 하부전국인 제1전국(61)과 상부전국인 제2전국(64)은 도우프드 폴리실리콘(D-poly si) 및 도우프 '드 비정질실리콘을 포함하는 실리콘계 물질, TiN; JaN, W; W; Ru; Ir 및 Pt을 포함하는 금속 물질, Ru0, 및 Iro를 포함하는 금속산화물 및 WSI를 포함한 실리사이드로 이루어진 전국물질중에서 선택된 적어도 하나를 포함한다.

한면, 제2전국(64)으로 TIN을 적용하는 경우, 구조적인 안정성을 확보하고 열적 또는 전기적 충격에 대해 TIN의 내구성을 향상시키기 위해 완충층으로 도우프드 폴리실리콘을 적층할 수 있다.

·상술한 제1전국(61)은 실린더 구조를 기본으로 하는 이중 및 삼중 구조와 같은 다양한 3차원 구조를 갖게 나, 반구형(HSB) 폴리실리콘총과 같은 요철(61a)이 추가로 형성된 구조를 가져 제1전국(61)의 표면적을 ·총분히 증대시키므로 충전용량을 충분히 확보할 수 있다.

·상술한 제 2, 3 실시에에서, 제1유전막인 AI-Q는 페로브스카이트 구조를 가지면서 공유결합되어 있으므로 구조적으로 매우 안정된 결정화된 박막이다. (다라서 후속 제2유전막의 열처리과정에서 활성산소가 제2유 전막을 뚫고 마래로 확산하는 것을 방지하는 확산장벽 역할을 하므로 하부전국인 제1전국과의 계면에서 저유전 산화층이 형성되는 것을 방지한다:

특히, 제 3 실시예에서 질화함유막이 더 구비되므로써 제1전국과 유전막의 계면에서 산소확산에 의한 저 유전 산화총 형성이 더욱 억제된다.

마울러, 제 3 실시에는 고유전율을 갖는 제2유전막과 저유전산화총 형성을 억제하는 제1유전막을 구비하면서 제1전국의 표면에 요철을 구비하여 표면적이 증대되므로, 제2 실시에에 비해 캐패시터의 충전용량이

더 크다.

[한편]..제 33 십시예에서는: 심린더형(커패시터를 설명하였으나). 오목형(Concave) 커패시터에서도 동일한 호 '과를 얻을 수 있다.

,도 9는 본 발영의 제 2. 3 실시에에 따른 Al-Q/TaON의 적용 유전막을 구비하는 캐패시터의 제조 방법을 설명하기 위한 도면으로서, 제1,2전국으로 도우프드 폴리실리콘(D-polysi), 제1유전막으로서 Al-Q, 제2 유전막으로서 TaON을 이용한 경우를 도시하고 있다. 이 때: 도면에 도시되진 않았지만, 도우프드 폴리실 리콘의 표면에 반구형 폴리실리콘송(HSG)과 같은 요철을 형성한다.

·먼저 제1전국으로서 도우프트 폴리실리콘(D-poly:/si)을 증확한 후(200), 도우프트 폴리실리콘 표면상에 생성된 자연산화막(SiQ:)을 제거하기 위해 표면처리 공정을 실시하거나 또는 자연산화막(또는 저유전산화-총)의 형성을 방지하고 후속 (1.0) 중착과장에서 생성되는 저유전산화총 형성을 최소화하기 위해 도우프트·폴리실리콘의 표면을 결화처리한다(201);

먼저 표면처리 공정은, 인사류 또는 엑시투에서 바 기체 또는 바 용액과 같은 바 화합물을 사용하여 이루 어지며, 바 화합물을 이용하여 도우프드 폴리실리콘을 표면처리하는 과정에서 바 표면처리 전 후에 계면 을 세정하거나 군일성을 향상시키기 위해 NH,에 용액 또는 HSO, 용액 등의 화합물을 사용하여 계면처리공 정을 실시한다.

다음으로, 집회처리 공정은 저압 회학기상증착(LPCVD) 웹비에서 유전막 형성 전에 인사류 또는 엑사류로 클라즈마를 방전시켜 에서 가스 또는 N√H, 가스 분위기에서 이루어지며, 이 때 웨이퍼의 온도는 300℃~ 500℃들 유지한다.

'그리고, '질화처리' 공정의 '다른' 예는, 인시튜 '또는, 엑시튜 방식의 '급속열처리(RTP)'장치를 '이용하여, 750'호수 950'호의 온도 및 NH, 가스 분위기에서 30초~120초동안 급속질화처리(RTN)하여 이루머지고, 질화처리 공정 '의 또다른 예는 '전기로를' 이용하여 500'호~1000'호의 온도 및 NH, 가스 분위기에서 이루머진다.

다음으로, 표면처리 또는 절화처리된 도우프트 폴리실리콘상에 캐패시터의 유전막으로서 10차~20차의 ALO를 형성하는데(202) ALO는 AL 성분의 화학증기를 MFC와 같은 유량조절기를 통해 증발가 또는 증발 관으로 공급된 일정량의 AL(00차), 용액을 150°C~300°C의 온도범위내에서 증발시켜 얻는다. 이 때, 산소 (0)를 참기한다.

한편, MiOs을 증착하기전에 인시류 플라즈마를 사용하여 NOS 또는 Os분위기에서 200°c~600°c에서 열차리 하여 탱글링본드에 기인한 구조적 결함 및 구조적 불균일성을 개선하여 누설전류 특성을 향상시킨다.

다음으로, 호속 TaON 증착호 진행되는 고온열공정에서 산화제(또는 활성산소)가 도우프트 폴리실리콘족으로 확산하지 못하도록 하는 확산장벽역할을 하도록 800°C~950°C의 온도와 Ns. 또는 Ns/05 가스 분위기의 급속열처리(RTP) 장치에서 30조~120초간 열처리하여 AL-Q의 결정화를 유도한다(203).

?한편: AttQ의%결정화를 유도하기 위한 월공정은》전기로를 이용하여 ₹000℃~800℃의 N.O: N. 또는 N.ZO: '가 :소:분위기에서 10분~30분동안 열처리하여도 동일한 효과를 얻을 수 있다.

다음으로, 결정화된 Al-O 상에 저압화학기상증학법(LPCVD) 또는 원자총증학법 (ALD) 중에서 선택된 하나의 증학법을 이용하여 TaON을 형성한 후(204), TaON의 결정화를 유도하기 위한 고온 열공정을 실시한다(205).

에컨대, TaDN의 저압화학기상증확법은 300°C~600°C의 온도와 0.1~5torr의 압력으로 유지된 저압 화학기상증확 챔버 내에서 Ta. 화합물 증기가스와 반응가스인 NH, 가스(10sccm~1000sccm) 또는 0. 가스(0sccm~300sccm)를 MFC를 통해 정량 공급하여 웨이퍼 상에서 일어나는 표면화학반응을 통해 50주~100주 두메의 내정찰상의 TaDN을 형성한 후, TaDN의 결정화를 유도하기 위한 고온 열공정을 실시한다(205)

여기서, Ta 화합을 증기가스는 99.999% 이상의 Ta(00Hs), 또는 Ta(N(CHs)), )와 같은 유기금속화합물을 MFQ와 같은 유량 조절기를 사용하여 150℃~200℃의 온도로 유지되고 있는 증발기 또는 증발관에서 증발 시켜 생성하며, 이러한 증기 가스는 응혹을 방지하기 위해 150℃~200℃의 온도 범위를 항상 유지하는 공급관을 따라 0.1~5torr의 압력을 유지하는 LPCVD 챔버내로 주입하여 TaON를 증착한다.

그리고, 비정질성의 TaON을 증확한 후 이루어지는 고온 열공정은 800°C~950°C의 온도와 N.O. N. 또는 N.O. 가스 분위기의 급속열처리(Rapid Thermal Process; RTP) 장치에서 30초~120초간 실시하는데, 이는 비정질 상태의 TaON의 결정화를 유도하여 유전율을 증가시킨다. 이 때, TaON내 전류하는 불순물, 예컨대, CO, CO, HO, CH, CH, 등이 제거된다.

진술한 결정화를 유도하기 위한 고온 열광정은 급속열처리장치외에 진기로를 이용하여 700℃~800℃의 NO, N. 또는 NZO: 기소 분위기에서 10분~30분동안 열처리하여도 동일한 효과를 얻을 수 있다.

한편, TaON 및 ALO,을 증착하기 위한 증착법은 저압화학기상증착법(LPCVD)외에 원자총증착법(ALD)을 이용 활 수 있다.

[다음으로, TaON상에 상부전국인 도우프드 폴리실리콘(D-poly sl)을 형성한다(206). 여기서, 도우프드 폴 리실리콘을 포함한 제1,2전국들은 저압화학기상증착법(LPCVD), 플라즈마화학기상증착법(PECVD), 또는 고 주파자기,스퍼터링법 (RF=MS)에 의해,증착된다.

·천술한 제 2:3 실시에에 익하면, ALO,/TaON 개패시터는 TaO, 개패시터 형성 공정에서처럼 비정질 TaO,

·중착과정을 통해 인시류 또는 엑시튜 N.O 또는 O. 플라즈마 열처리 및 엑시튜 UV-O. 열처리 과정과 같은 ·저온 열처리 공정이 전혀 필요없다.

즉, TelO, 고유의 불안정한 화학양론비를 안정화시켜 누섭전류를 방지하려는 목적으로 박막내에 잔존해 있는 치환형 Tel 원자를 산화시키는 별도의 추가적인 저온 열광정이 필요없다.

고리고, Alub는 기계적 및 전기적 강도가 유수한 페로브스카이트구조를 하고 있으며, TaON은 TaON에 비해 항복전계 특성이 유수하고 화학적 결합구조가 TaOS보다 안정된 Ta-O-N 결합구조를 갖고 있기 때문에 외부 로부터 인가되는 전기적 총격에 강하다.

결국, 미중의 AL-Q-/TaON을 유전막으로 미용하는 캐패시터는 NO, AL-Q, TaON, 또는 Ta-O,를 단독으로 미용 하는 캐패시터에 비해 외부로부터 인가되는 전기적 총격에 강해 절연파괴전압(Breakdown voltage)이 높고 무설전류 수준(level)이 낮은 전기적 특성을 얻을 수 있다.

그리고, 내산화성이 강한 Al\_G를 TaON 중작전에 형성하여 하부 전국과 TaON 사이의 계면에 발생되는 저유 전 산화총의 형성을 원천적으로 억제할 수 있기 때문에 불균일 산화막 형성에 의한 누설 전류 발생을 억 제할 수 있다.

도면에 도시되지 않았지만, 본 발명은 AL-Q/TaDN(TaDs; BST)을 포함한 적층 구조의 용량성 유전막을 구비 하는 모든 반도체소자에 적용가능하다.

본 발명의 기술 시상은 상기 바람직한 실시에에 따라 구체적으로 기술되었으나, 상기한 실시에는 그 설명을 위한 것이며 그 제한을 위한 것이 마님을 주의하여야 한다. 또한 본 발명의 기술 분야의 통상의 전문 가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시에가 가능함을 이해할 수 있을 것이다.

#### 世界의 宣正

상술한 본 발명은 하부전국과 유전막의 계면에서 저유전산화총의 형성을 억제하므로 유효산화막 두께 (Tox)를 NO(Tox=45~55Å)나 TqQ(Tox=30~40Å)보다 낮출 수 있어 반도체 소자의 고집적화에 따른 단위 셀 면적 감소에도 불구하고 256에급 이상의 차세대 DRAM 제품에 필요한 25(F/ce)나 이상의 높은 총전 용량 값을 충분히 확보할 수 있는 효과가 있다.

또한, 캐패시터 모듈 형성 공정이 간단한 적흥(Stack) 구조라 하더라도 충분한 총전 용량을 얻을 수가 있 기 때문에 하부 전국의 면적을 증가시키기 위해 이중 또는 삼중 구조의 복잡한 캐패시터의 모듈이 필요하 지 않아 단위 공정수가 적고, 단위 공정 시간이 짧아 생산 원가를 절감하는 효과가 있다.

또한, Alio, Taon을 유전막으로 이용하므로써 NO 또는 Taog를 유전막으로 이용하는 캐패시터 및 게이트산화막에 비해 외부로부터 인기되는 전기적 총격에 강해 NO 또는 Taog 보다 절연파괴전압이 높고 누설전류 수준이 낮은 우수한 전기적 특성을 얻을 수 있는 효과가 있다.

또한, Al.O./TáON를 유전막으로 이용하는 캐패시터를 포함한 반도체소자의 제조 방법은 TacOs 캐패시터 형성 공정에서처럼 비정질 TacOs 중착과정을 통해 인시튜 또는 엑시튜 N.O 또는 O. 플라즈마 열처리 및 엑시튜 UV-Os 열처리 과정과 같은 저온 열처리 공정이 전혀 필요없으므로, 단위공정수를 감소시키고, 제조 시간이 짧기 때문에 제조 비용의 절감 효과를 기대할 수 있다.

#### (57) 경구의 범위

#### 청구항 1

알루미늄이 함유된 제1유전막:

'상기 제1유전막상에 적흥되며 상기 제1유전막보다 큰 유전율을 갖는 제2유전막

을 포함함을 특징으로 하는 유전막.

#### 청구항 2

제 1 항에 있어서,

상기 제1유전막은 ALCO인 것을 특징으로 하는 유전막.

#### 청구항 3

`제 1 항에 있어서,

상기, 제2유전막은, 탄탈름합유 산화물 및 : 페로브스카이트 산화물중에서, 선택된 적어도 하나 또는 이들의 복합된 산화물을 포함함을 특징으로 하는 유전막

#### 청구항 4

제 3 할에 있어서.

'상기 탄탈롭함유산회물은 TaON 및 TaOG 중에서 선택된 적어도 하나를 포함함을 특징으로 하는 유전막'

#### 청구항 5

반도체기판을

상기 반도체기판상의 알루미늄이 함유된 제1게이트절연막;

상기 제1게이트철연막상에 적흥되며 상기 제1게이트철연막보다 큰 유천율을 갖는 제2게이트철연막: 및 상기 제2게이트철연막상의 게이트전국

을 포함함을 특징으로 하는 반도체소자.

# 청구항 6

제 5 항에 있어서,

상기 제1게이트철연막은 Al-QQ 것을 특징으로 하는 반도체소자.

# 청구항 7

제 5 항에 있어서,

·상기 제2게이트절면막은 TaON, TaO<sub>5</sub> 및 BST 중에서 선택되는 적어도 하나를 포함함을 특징으로 하는 반도 ·체소자

# 청구항 8

제 5 항에 있어서,

상기 게이트전국은 폴리실리콘, 비정질실리콘, 도우프트 폴리실리콘 및 도우프트 비정질실리콘으로 미루 어진 그룹중에서 선택되는 적어도 하나를 포함하는 실리콘함유막, TIN, TaN, W, WN, RN, Ir 및 PL으로 이 루머진 그룹중에서 선택되는 적어도 하나를 포함하는 금속막, RuO, 및 IrO,로 이루어진 그룹중에서 선택되는 적어도 하나를 포함하는 금속산화물 및 CoSi, MoSi 및 WSI로 미루어진 그룹중에서 선택되는 적어도 하나를 포함하는 실리사이트로 이루어진 그룹중에서 선택된 적어도 하나 또는 이들의 복합막을 포함함을 특징으로 하는 반도체 소자.

#### 청구항 9

제 5 항에 있어서,

상기 반도체기판과 상기 제1게이트절연막 사이에 질소함유막이 더 구비됨을 특징으로 하는 반도체 소자:

# 청구항 10

제 5 항에 있어서,

'상기 제1게이트절연막은 10A~20A의 두배를 갖는 것을 특징으로 하는 반도체 소자:

#### 청구항 11

제 5 항에 있머서,

상기 제2게이트절면막은 50Å~100Å의 두베를 갖는 것을 특징으로 하는 반도체 소자.

#### 청구항 12

표면에 요철이 구비된 제1전국:

상기 제1전극상에 형성된 질소함유막;

상기 질소함유막상의 알루미늄이 함유된 제1유전막;

상기 제1유전막상의 고유전율을 갖는 제2유전막; 및

상기 유전막상의 제2전국

을 포함함을 특징으로 하는 개패시터.

# 청구항 13

제 12 항에 있머서,

상기 제1유전막은 ALQ인 것을 특징으로 하는 캐패시터.

#### 청구항 14

제 12 함에 있어서,

·상기 제2유전막은 TaON, TaiOs및 BST 중에서 선택된 적어도 하나를 포함함을 특징으로 하는 캐패시터.

# 청구항 15

반도체기판상에 알루미늄이 합유된 제1게이트절연막을 형성하는 단계:

. '상기 : 제 1게이트절연막상에 ~상기 : 제1게이트절연막보다. 큰 유전율을 갖는 제2게이트절연막을 형성하는 단계: 및

상기 제2게이트절면막상에 게이트전국을 형성하는 단계

를 포함함을 특징으로 하는 반도체 소자의 제조 방법.

#### 청구항 16

제 15 항에 있어서.

·상기·제1 및 제2 게이트절연막을 형성한 후, 각각 상기 제1,2 게이트절연막을 열처리하는 단계를 더 포함 함을 특징으로 하는 반도체소자의 제조 방법:

#### 청구항 17

제 16 항에 있어서,

상기 열처리하는 단계는;

800℃~950℃의 온도를 유지하는 급속열처리장치 또는 700℃~800℃의 온도를 유지하는 전기로 중에서 선택된 하나의 열처리장치에서 마루어짐을 특징으로 하는 반도체소자의 제조 방법

# 청구항 18

제 15 항에 있어서,

·상기 제1게이트절면막은 ALQ인 것을 특징으로 하는 반도체소자의 제조 방법.

# 청구항 19

제 15 항에 있어서,

상기 제2게이트절면막은 TaON, TayOs 및 BST 중에서 선택되는 적어도 하나를 포함함을 특징으로 하는 반도 체소자의 제조 방법

# 청구항 20

제1전국을 형성하는 단계;

상기 제1전극상에 알루미늄이 함유된 제1유전막을 형성하는 단계;

상기 제1유전막상에 상기 제1유전막보다 유전율이 큰 제2유전막을 형성하는 단계; 및

상기 제2유전막상에 제2전국을 형성하는 단계

을 포함함을 특징으로 하는 캐패시터의 제조 방법:

# 청구항 21

제 20 항에 있머서,

《장기 (제(전국을 '형성한' 후》 상기》제1전국》표면의 자연산회약을》제거하는 표면처리 '단계를 더 포함함을 특히 장으로 하는 개교시터의 제조 방법

#### 청구항 22

제 21 항에 있어서,

상기 표면처리 단계는,

바 화합물을 사용하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.

#### 청구항 23

제:22 항에 있어서,

상기 HF 화합물을 미용한 표면처리 전 후에 NH,OH 용액 또는 H,SOL 용액을 미용한 계면처리 단계를 포함함 을 특징으로 하는 개파시터의 제조 방법

# 청구항 24

제 20 항에 있어서,

상기 제1전국을 형성한 후; 인시류 또는 엑시튜로 상기 제1전국 표면을 질화처리하는 단계를 더 포함함을 특징으로 하는 캐패시터의 제조 방법

# 청구항 25

제 24 항에 있어서.

장기 질화처리는, 플라즈마를 방전시켜 NH, 가스 또는 N,/H, 가스 분위기에서 300℃~500℃의 온도로 이루. 어짐을 특징으로 하는 캐패시터의 제조 방법.

#### 청구항 26

제 24 항에 있어서,

·상기 질화처리는, 750℃~950℃의 온도 및 NH, 가스 분위기를 유지하는 급속열처리장치에서 30초~120초통 ·안·이루어짐을 특징으로 하는 캐패시터의 제조 방법

#### 청구한 27

제:24 항에 있어서,

상기 질화처리는,

.500°C ~ 1000°C의 온도 및 NH. 가스 분위기를 유지하는 전기로에서 이루어짐을 특징으로 하는 캐패시터의 제조 방법:

# 청구항 28

제 20 항에 있어서,

상기 제1유전막을 형성하는 단계는,

저압화학기상증착법 또는 원자총증착법 중에서 선택되는 하나의 증착법으로 미루어지되, 상기 제1유전막 은 ALD인 것을 특징으로 하는 개패시터의 제조 방법.

#### 청구항 29

제 28 항에 있어서,

·상기·ALCQ의·저압화학기상증착법은, AL성분의 화학증기를 MFC와 같은 유량조절기를 통해 증발기 또는 증 발판으로 공급된 일정량의 AL(OCH), 용액에 산소를 참가시킨 후 150°c~300°c의 온도범위내에서 증발시켜 이루어짐을 통장으로 하는 캐패시터의 제조·방법:

# 청구항 30

·제 20 항에 있어서,

상기 제2유전의을 형성하는 단계는 저압화학기상증확법 또는 원자총증확법에 의해 미루어지되는 상기 제2 유전막은 TaON: TaOS: 및 BST로 미루어진: 그룹중에서: 선택되는 적어도 하나를 포함함을 특징으로 하는 케 패시터의 제조 방법

#### 청구항 31

제 30 항에 있어서,

상기 TaON의 저입화학기상증칙법은 300°C ~600°C의 온도와 0.1~5torr의 압력으로 유지된 저압화학기상 증착 햄버내에서 Ta 화합물 증기가스와 반응가스만 NH, 가스(10sccm~1000sccm) 또는 0. 가스(0sccm~ 300sccm)를 MFC를 통해 정량 공급하여 웨이퍼 상에서 일어나는 표면화학반응을 통해 이루어짐을 특징으로 하는 캐패시터의 제조 방법

# 청구항 32

제 31 항에 있어서.

'상기' Ta' 화합물 '증기가스는 99°999%'이상의 Ta(OCH), 또는 Ta(N(CH)), 의 같은 유기금속화합물을 MFC와 같은 유량 '조절기를 사용하여 150℃ ~200℃의 온도로 유지되고 있는 증발기 또는 증발관에서 증발시켜 생생하며, '상기' 증기, 가스는 응축을 방지하기 위해 150℃ ~200℃의 온도 범위를 항상 유지하는 공급관을 따라 이,1∼5torr의 압력을 유지하는 상기 저압화학기상증착 챔버내로 주입되는 것을 특징으로 하는 캐패시 '터의 제조 방법.

# 청구항 33

제1전극을 형성하는 단계;

·상기·제1전국의 표면에 요철을 형성하는 단계;

[상기]요철미 형성된 제[전국의 표면을 질화처리하는 단계:

상기 질화처리된 상기 제1전극상에 ALC 을 형성하는 단계:

상기 ALO을 열처리하는 단계;

상기 열처리된 ALO상에 TaON을 형성하는 단계;

상기 TaON을 열처리하는 단계; 및

상기 열처리된 TaON상에 제2전국을 형성하는 단계

를 포함함을 특징으로 하는 캐패시터의 제조 방법:

# 청구항 34


제 33 항에 있어서,

상기 ALO, 및 TaON의 열처리는,


800°C ~ 950°C의 · 온도를 유지하는 급속열처리장치 또는 700°C ~ 800°C의 온도를 유지하는 전기로 중에서 선택된 하나의 열처리장치에서 이루어지되고 상기 '급속열처리장치 및 상기 전기로는 N-0, N-또는 N-0-기소 · 분위기를 유지함을 특징으로 하는 캐패시터의 제조 방법


ΞØ

<u> 501</u>




*⊊82* 







**<u><u>E</u>B4**</u>




# <u> 505</u>




# *<u>£</u>08*



*507* 



*도면8* 



5.P/0



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.